prikaz prve stranice dokumenta Harverdska implementacija floating-point jedinice za hack računalo
  Preuzmi
PDF 8.78 MB
završni rad
Harverdska implementacija floating-point jedinice za hack računalo
2024. urn:nbn:hr:126:578305
Orlić, Robert
Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet primijenjene matematike i informatike

Citirajte ovaj rad

Orlić, R. (2024). Harverdska implementacija floating-point jedinice za hack računalo (Završni rad). Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:126:578305

Orlić, Robert. "Harverdska implementacija floating-point jedinice za hack računalo." Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike, 2024. https://urn.nsk.hr/urn:nbn:hr:126:578305

Orlić, Robert. "Harverdska implementacija floating-point jedinice za hack računalo." Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike, 2024. https://urn.nsk.hr/urn:nbn:hr:126:578305

Orlić, R. (2024). 'Harverdska implementacija floating-point jedinice za hack računalo', Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike, citirano: 10.11.2024., https://urn.nsk.hr/urn:nbn:hr:126:578305

Orlić R. Harverdska implementacija floating-point jedinice za hack računalo [Završni rad]. Osijek: Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike; 2024 [pristupljeno 10.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:126:578305

R. Orlić, "Harverdska implementacija floating-point jedinice za hack računalo", Završni rad, Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet primijenjene matematike i informatike, Osijek, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:126:578305

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:126:578305
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovHarverdska implementacija floating-point jedinice za hack računalo
Naslov (engleski)Hardware Implementation of the Floating-Point Unit for the Hack Computer
AutorRobert Orlić
MentorDomagoj Matijević (mentor)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište Josipa Jurja Strossmayera u Osijeku
Fakultet primijenjene matematike i informatike
Osijek
Datum i država obrane2024-09-20, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		PRIRODNE ZNANOSTI
Matematika
Matematička logika i računarstvo
Sažetak
U ovom radu proći ćemo kroz hardversku implementaciju 16-bitne floating-point jedinice za Hack računalo. Upoznat ćemo se s osnovama HDL-a, detaljno opisati hardversku implementaciju floating-point jedinice te se naposljetku dotaknuti softverskog dijela implementacije i ukratko ga opisati.
Sažetak (engleski)
In this paper we will go through the hardware implementation of a 16-bit floating-point unit for a Hack computer. We will get to know the basics of HDL, thoroughly describe the hardware implementation of the floating point-unit and eventually say something about the software implementation and describe it briefly.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:126:578305
Studijski programNaziv: Matematika i računarstvo
Vrsta studija: sveučilišni
Stupanj studija: prijediplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/prvostupnica (baccalaureus/baccalaurea) matematike i računarstva (univ. bacc. math. et comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaOtvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2024-09-26 05:58:53